Tugas Pendahuluan 2



1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 2.b, ubah IC 74193N dengan 74LS 161N dan IC 74192N dengan 74LS160N

2. Gambar Rangkaian Simulasi[Kembali]





 

3. Video Simulasi[Kembali]




4. Prinsip Kerja Rangkaian[Kembali]

Synchronous Binary Counter bekerja dengan prinsip semua flip-flop menerima pulsa clock secara serentak (sinkron), sehingga perubahan hitungan terjadi bersamaan tanpa adanya delay propagasi seperti pada counter asynchronous. Pada IC 74LS160 (synchronous decade counter, modulus-10) dan 74LS161 (synchronous 4-bit binary counter, modulus-16), masukan clock diberikan ke semua flip-flop sekaligus, sedangkan logika tambahan di dalam IC menentukan kapan flip-flop tertentu berubah keadaan sesuai urutan biner. Karena clock sinkron, transisi antar bit terjadi pada saat yang sama, membuat counter lebih cepat, stabil, dan presisi. IC 74LS160 khusus menghitung 0–9 (BCD), sedangkan IC 74LS161 menghitung biner 0–15, dengan fitur tambahan seperti clear, load, dan enable yang memudahkan pengendalian rangkaian counter.

5. Link Download[Kembali]



 






 




di Tidak ada komentar:

COUNTER & SHIFT REGISTER



Modul 3




MODUL 3

COUNTER & SHIFT REGISTER

1. Tujuan [Kembali]

  1.  Merangkai dan menguji operasi logika dari Counter Asyncron dan Counter Syncronous.
  2.  Merangkai dan menguji aplikasi dari sebuah Counter. 
  3.  Merangkai dan menguji aplikasi dari sebuah Shift Register.

2. Alat dan Bahan [Kembali]


  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
  4. Jumper

3. Dasar Teori[Kembali]

Counter 
Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan state-state tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip- flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous. 

 A. Counter Asyncronous 

Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.


Gambar 3.3 Rangkaian Counter Asyncronous

B. Counter Syncronous 

 Counter syncronous disebut sebagai Counter parallel, output flip-flop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing- masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.


Gambar 3.4 Rangkaian Counter Syncronous

Shift Register

 Register geser (Shift Register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel : 

A. Serial in serial out (SISO) 

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip-flop kedua menerima masukan dari flip-flop pertama dan seterusnya.

Gambar 3.5 Serial In Serial Out


B. Serial in paralel out (SIPO)

 Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip-flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.


Gambar 3.6 Serial In Paralel Out
 
C. Paralel In Serial Out (PISO)

 Register PISO, mempunyai jalur masukan sejumlah flip-flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).


Gambar 3.7 Paralel In Serial OutParalel In Paralel Out (PIPO)

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.
 
Gambar 3.8 Paralel In Paralel Out

4. Percobaan [Kembali]

1. Percobaan 1 Asynchronous Binary Counter

1. Rangkai rangkaian seperti gambar dibawah ini.

 


Gambar 3.9 Rangkaian Asynchronous Binary Counter

 


Gambar 3.10 Rangkaian Asynchronous Binary Counter Percobaan 1a

 

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal.

 3. Periksa dan catat output yang terjadi melalui LED ke jurnal

 4. Matikan power supply, lepaskan jumper CLK2 yang terhubung ke sumber clock, kemudian hubungkan QA dengan CLK2 pada masing masing counter dan ulangi langkah 2 dan 3


 Gambar 3.11 Rangkaian Asynchronous Binary Counter Percobaan 1b

2. Percobaan 2 Synchronous Binary Counter

1. Buatlah rangkaian seperti pada gambar 7. Hubungkan Output Q dan Q dengan LED H7 & H6.  


Gambar 3.12 Rangkaian percobaan Synchronous Binary Counter


Gambar 3.13 Rangkaian percobaan Synchronous Binary Counter percobaan 2a

 1. Rangkaian Synchronous binary counter 

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal. 

3. Periksa dan catat output yang terjadi melalui LED ke jurnal. 

4. Matikan power supply dan rangkai rangkaian seperti gambar berikut dan ulangi perintah 2 dan 3.

Rangkai rangkaian seperti gambar berikut.

 


Gambar 3.14 Rangkaian percobaan Synchronous binary counter 


 Gambar 3.15 Rangkaian Synchronous binary counter percobaan

3. Percobaan 3 Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit. 

1. Matikan power supply modul. 

2. Buatlah rangkaian seperti pada rangkaian percobaan dibawah ini.

Gambar 3.16 Rangkaian Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit. 

3. Variasikan input switch sesuai dengan jurnal 

4. Berikan keterangan pada jurnal sesuai output yang didapat

 

di Tidak ada komentar:

Tugas Pendahuluan 1



1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 1, ganti probe dengan led biasa dan ubah besar sumber tegangan menjadi 12 volt

2. Gambar Rangkaian Simulasi[Kembali]







 

3. Video Simulasi[Kembali]





4. Prinsip Kerja Rangkaian[Kembali]

Asynchronous Binary Counter atau ripple counter bekerja dengan prinsip flip-flop yang terhubung secara berantai, di mana keluaran (Q) dari satu flip-flop digunakan sebagai clock input untuk flip-flop berikutnya. Pada IC 74LS90 (decade counter, modulus-10) dan 7493 (4-bit binary counter, modulus-16), masing-masing flip-flop di dalam IC tersebut akan membagi frekuensi input clock menjadi setengah, sehingga terbentuk urutan biner yang naik seiring pulsa clock masuk. Karena sifatnya asynchronous, sinyal clock tidak diberikan serentak ke semua flip-flop, melainkan secara bertahap dari output flip-flop sebelumnya. Hal ini menyebabkan adanya delay propagasi (ripple effect) antar flip-flop, sehingga transisi hitungan tidak benar-benar bersamaan. IC 74LS90 biasanya digunakan untuk menghitung 0–9 (BCD) dengan konfigurasi tertentu, sedangkan IC 7493 langsung menghitung biner 0–15.

5. Link Download[Kembali]



 






 




di Tidak ada komentar:

Laporan Akhir 2



1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]


  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S 
  4. Jumper 
  5. Laptop dengan software Proteus 8.17 
 

3. Rangkaian Simulasi [Kembali]

      



4. Prinsip Kerja Rangkaian [Kembali]

T flip-flop adalah rangkaian logika sekuensial yang memiliki satu input T (toggle) dan dikendalikan oleh sinyal clock. Prinsip kerjanya adalah ketika T=0, output Q tetap mempertahankan keadaan sebelumnya (hold), sedangkan ketika T=1, setiap pulsa clock akan membalikkan (toggle) output Q menjadi kebalikan dari keadaan sebelumnya—jika Q=0 maka berubah menjadi 1, dan jika Q=1 maka berubah menjadi 0. Dengan cara kerja ini, T flip-flop sering digunakan sebagai pencacah biner (binary counter) karena setiap clock pulse menyebabkan output berubah secara bergantian antara logika 0 dan 1.

 

5. Video Rangkaian [Kembali]



6. Analisa [Kembali]

1. Analisa Input dan output masing masing kondisi sesuai jurnal

Jawab:

  • T=don't care, B1=1, dan B0=0, jalur B0 membuat jalur reset aktif, hal inimembuat output Q=0 dan Q̅=1 
  • T=don't care, B1=0, dan B0=1, jalur B1 membuat jalur set aktif, hal ini membuat output Q=1 dan Q̅=0 

  • T=don't care, B1=0, dan B0=0, jalur B0 dan B1 membuat jalur reset dan set aktif, hal inimembuat output Q=1 dan Q̅=1 
  • T= cLOCK, B1=1, dan B0=1, kedua jalur tidak aktif yang membuat output berubah-ubah sesuai clock (toggle) 

2. Analisa Kedudukan Pin R dan S terhadap kinerja flip flop

  • Saat pin S aktif, kondisi set menjadi aktif yang membuat output Q = 1 dan Q̅ = 0 tanpa menunggu clock
  • Saat pin R aktif, kondisi reset menjadi aktif yang membuat output Q = 0 dan Q̅ = 1 tanpa menunggu clock
  • Saat kedua pin aktif, kondisi set dan reset menjadi aktif yang membuat output Q = 1 dan Q̅ = 1 tanpa menunggu clock

 

 

5. Link Download [Kembali]

 



 


 




di Tidak ada komentar:

Laporan Akhir 1



1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]


  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S 
  4. Jumper 
  5. Laptop dengan software Proteus 8.17 
 

3. Rangkaian Simulasi [Kembali]

      



4. Prinsip Kerja Rangkaian [Kembali]

A)J-K Flip Flop 

JK flip-flop adalah rangkaian logika sekuensial yang memiliki dua input (J dan K), dua output (Q dan Q̅), serta dikendalikan oleh sinyal clock. Prinsip kerjanya adalah saat J=0 dan K=0, output tetap mempertahankan keadaan sebelumnya (hold), saat J=0 dan K=1 output Q menjadi 0 (reset), saat J=1 dan K=0 output Q menjadi 1 (set), dan saat J=1 dan K=1 output Q akan toggle atau berbalik dari keadaan sebelumnya. Perubahan output hanya terjadi ketika ada pulsa clock (sesuai dengan jenis pemicu, rising edge atau falling edge), sehingga JK flip-flop dapat berfungsi sebagai penyimpan data sekaligus pembalik keadaan (toggle) secara sinkron.

B)D Flip Flop

D flip-flop adalah rangkaian logika sekuensial yang memiliki satu input data (D), satu output (Q dan Q̅), serta dikendalikan oleh sinyal clock. Prinsip kerjanya adalah saat pulsa clock aktif (sesuai jenis pemicu rising edge atau falling edge), output Q akan mengikuti nilai input D; jika D=1 maka Q menjadi 1, dan jika D=0 maka Q menjadi 0. Dengan kata lain, D flip-flop berfungsi sebagai penyimpan data satu bit yang hanya memperbarui output pada saat clock aktif, sedangkan ketika tidak ada pulsa clock, output mempertahankan keadaan terakhirnya.

 

5. Video Rangkaian [Kembali]







 

6. Analisa [Kembali]

1. Analisa Input dan output pada masing masing kondisi, buatkan prosesnya menggunakan rangkaian dalam masing" flip flop

jawab :

1) Kondisi S = 1, R = 0

Pada saat masukan S = 1 dan R = 0, jalur reset pada SR latch akan aktif sementara jalur reset tidak bekerja. Kondisi ini menyebabkan latch berada pada keadaan set, sehingga keluaran Q dipaksa menjadi 0. Karena Q dan Q̅ saling berhubungan melalui rangkaian silang, maka Q̅ otomatis bernilai 1. 

D Flip Flop

S=1,R=0, jalur reset aktif sehingga Q dipaksa output 0 dan  Q̅ beroutput 1

 

2) Kondisi S = 0, R = 1

Ketika masukan S = 0 dan R = 1, jalur reset tidak aktif sedangkan jalur set aktif. Kondisi ini memaksa SR latch untuk melakukan reset sehingga keluaran Q dipaksa menjadi 1. Karena sifat komplemen, maka Q̅ otomatis bernilai 0. 

D Flip Flop

S=0,R=1, jalur set aktif sehingga Q dipaksa output 1 dan  Q̅ beroutput 0

3) Kondisi S = 0, R = 0

Apabila masukan S = 0 dan R = 0, artinya kedua jalur yang aktif baik pada sisi set maupun reset.  Q = 1, Q̅ = 1 

D Flip Flop

S=0,R=0, jalur set dan reset aktif sehingga Q  dan  Q̅ beroutput 1 

4) Kondisi S = 1, R = 1, J=0, dan K=0

Kedua jalur gerbang AND tidak aktif sehingga S dan R tetap 1, output Q=0 dan Q̅=1

D Flip Flop

saat B6 Rising edge  dan B5 (D) =0, karena ada input 0 pada gerbang AND sehingga menghasilkan output 0 yang diinputkan ke gerbang NOR dan AND kedua beroutput 1, gerbang NOR Q beroutput 0 dan gerbang NOR Q̅ beroutput 1

5) Kondisi S = 1, R = 1, J=0, dan K=1

Jalur K mengaktifkan reset, setelah clock memicu transfer, output Q=0 dan Q̅=1

D Flip Flop

saat B6 Rising edge  dan B5 (D) =1,  gerbang AND pertama beroutput 1 karena memiliki 1 input 1, gerbang AND kedua yang melewati NOT terlebih dahulu beroutput 0, gerbang NOR Q̅ beroutput 0 karena ada input 1, sementara gerbang NOR Q beroutput 1 karena memiliki input 0 di kedua kaki

6) Kondisi S = 1, R = 1, J=1, dan K=0

Jalur J mengaktifkan set, setelah clock memicu transfer, output Q=1 dan Q̅=0

D Flip Flop

saat B6 = 0  dan B5 (D) =don't care, kedua output gerbang AND pasti 0 yang diinputkan ke gerbang NORyang menghasilkan output Q = 1 dan  Q̅ = 0 (stand) tidak ada perubahan dari keadaan sebelumnya 

6) Kondisi S = 1, R = 1, J=1, dan K=1

kedua jalur, baik set dan rsest aktif, setelah clock memicu transfer, output Q dan Q̅ berubah-ubah ssuai sinyal clock (toggle)

D Flip Flop

saat B6 dan B5 (D) dilepas, nilai output tidak berubah

2. Analisa perbedaan perbedaan yang terdapat antara J-K & D  

Jawab

JK flip-flop memiliki dua input (J dan K) yang memungkinkan empat kondisi kerja, yaitu hold, set, reset, dan toggle, sehingga lebih fleksibel dan dapat digunakan sebagai penyimpan data maupun pembalik keadaan (toggle). Sebaliknya, D flip-flop hanya memiliki satu input data (D) sehingga prinsip kerjanya lebih sederhana: output hanya menyalin nilai D pada saat clock aktif. JK flip-flop cocok untuk aplikasi yang memerlukan pencacahan (counter) karena dapat melakukan toggle otomatis saat J dan K bernilai 1, sedangkan D flip-flop lebih sering digunakan untuk register atau penyimpanan data karena mampu menjaga kestabilan output tanpa risiko kondisi terlarang

 

 

5. Link Download [Kembali]

 



 


 




di Tidak ada komentar:

Tugas Pendahuluan 2



1. Kondisi [Kembali]

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=0

2. Gambar Rangkaian Simulasi[Kembali]


 

3. Video Simulasi[Kembali]



4. Prinsip Kerja Rangkaian[Kembali]

Pada percobaan ini, dengan kondisi B0=0, B1=1, dan B2=0, rangkaian JK flip-flop berada dalam keadaan reset asinkron karena input clear aktif (low). Hal ini menyebabkan keluaran Q menjadi 0 dan Q̅ menjadi 1, terlepas dari sinyal clock maupun nilai J-K. Dengan kata lain, flip-flop terkunci dalam kondisi reset sampai input clear dinonaktifkan. Setelah clear dilepas (B0=1), pada tepi naik clock berikutnya flip-flop akan masuk ke mode set karena J=1 dan K=0, sehingga Q berubah menjadi 1.

5. Link Download[Kembali]



 






 






di Tidak ada komentar:

Tugas Pendahuluan 1



1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=tidak dihubungkan, B6=clock

2. Gambar Rangkaian Simulasi[Kembali]


 

3. Video Simulasi[Kembali]



4. Prinsip Kerja Rangkaian[Kembali]

Pada kondisi B0=1, input D flip-flop selalu HIGH. Setiap kali clock B3 naik, keluaran Q D flip-flop akan menjadi HIGH secara stabil. Sementara itu, JK flip-flop menerima J=1 dan K=1 sehingga bekerja pada mode toggle. Pada setiap pulsa clock B6, JK flip-flop akan membalikkan keluarannya (Q berubah dari HIGH menjadi LOW atau sebaliknya). Jika B4 diatur LOW dan berfungsi sebagai clear, maka output JK flip-flop dipaksa menjadi LOW hingga clock berikutnya. Kombinasi kedua flip-flop ini menghasilkan satu keluaran stabil HIGH dan satu keluaran toggle yang berubah-ubah sesuai pulsa clock, sehingga dapat digunakan sebagai pembagi frekuensi atau sinyal pengendali dalam rangkaian sekuensial.

5. Link Download[Kembali]



 






 




di Tidak ada komentar:

Flip-Flop

Modul 2




MODUL 2

FLIP FLOP

1. Tujuan [Kembali]

  1.  Merangkai dan menguji berbagai macam flip-flop.

2. Alat dan Bahan [Kembali]


  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S 
  4. Jumper 

3. Dasar Teori[Kembali]

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.  
 
a. R-S Flip-Flop  
R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S.

b. J-K Flip-Flop 
J-K Flip-flop merupakan flipflop yang tidak memiliki kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.

 

c. D Flip-Flop 
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S . Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.


 d. T Flip-Flop  
T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu. Jika input T nya aktif dan dipengaruhi oleh clock maka outputnya akan berubah dan jika T tidak aktif walaupun dipengaruhi oleh clock maka outputnya tidak berubah.


 

4. Percobaan [Kembali]

2.4.1 Percobaan 1 J-K flip flop dan D flip flop  
1. Buatlah rangkaian seperti pada gambar berikut.


 

 

2. Buatlah kondisi switch-switch seperti pada jurnal yang telah disediakan 

3. Catat kondisi logika LED H0 & H1 nya.

2.4.2 Percobaan 2 T flip-flop dan aplikasinya 

1. Buatlah rangkaian seperti pada gambar 7. Hubungkan Output Q dan Q dengan LED H7 & H6.  


 2. Buatlah kondisi Switch B0 s/d B4 seperti pada jurnal yang telah disediakan dan catat kondisi logika LED H0 & H1 nya.

di Tidak ada komentar:
Langganan: Postingan (Atom)

Download File

  LINK DOWNLOAD Rangkaian Proteus  [Download] Video Demo  [Download] Datsheet Sensor Gas MQ-3 [Download] Datasheet sensor suhu LM 35  [Downl...

  • Gerbang Logika
    Modul 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... ...
  • Flip-Flop
    Modul 2 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... ...