1. Kondisi [Kembali]
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=tidak dihubungkan, B6=clock
2. Gambar Rangkaian Simulasi[Kembali]
3. Video Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Pada kondisi B0=1, input D flip-flop selalu HIGH. Setiap kali clock B3 naik, keluaran Q D flip-flop akan menjadi HIGH secara stabil. Sementara itu, JK flip-flop menerima J=1 dan K=1 sehingga bekerja pada mode toggle. Pada setiap pulsa clock B6, JK flip-flop akan membalikkan keluarannya (Q berubah dari HIGH menjadi LOW atau sebaliknya). Jika B4 diatur LOW dan berfungsi sebagai clear, maka output JK flip-flop dipaksa menjadi LOW hingga clock berikutnya. Kombinasi kedua flip-flop ini menghasilkan satu keluaran stabil HIGH dan satu keluaran toggle yang berubah-ubah sesuai pulsa clock, sehingga dapat digunakan sebagai pembagi frekuensi atau sinyal pengendali dalam rangkaian sekuensial.
5. Link Download[Kembali]
- Rangkaian Proteus [Download]
- Video Simulasi [Download]
- Datasheet IC 7474 [Download]
- Datasheet IC 74LS112 [Download]
- Datasheet Swicth [Download]
Tidak ada komentar:
Posting Komentar