Laporan Akhir 3



1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]


  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S 
  4. Jumper 
  5. Laptop dengan software Proteus 8.17 
 

3. Rangkaian Simulasi [Kembali]

      





4. Prinsip Kerja Rangkaian [Kembali]

Prinsip kerja shift register adalah menyimpan dan menggeser data biner di dalam rangkaian flip-flop secara berurutan berdasarkan pulsa clock. Setiap flip-flop dihubungkan secara seri sehingga bit data dapat berpindah dari satu flip-flop ke flip-flop berikutnya setiap kali datang pulsa clock. Arah pergeseran bisa ke kiri atau ke kanan tergantung desain rangkaian. Shift register dapat bekerja dalam beberapa mode: SISO (Serial In Serial Out) untuk memasukkan dan mengeluarkan data bit demi bit, SIPO (Serial In Parallel Out) untuk menerima data serial lalu menampilkannya secara paralel, PISO (Parallel In Serial Out) untuk memasukkan data paralel dan mengeluarkannya serial, serta PIPO (Parallel In Parallel Out) untuk memasukkan dan mengeluarkan data sekaligus. Dengan prinsip ini, shift register banyak digunakan untuk konversi data serial-paralel, penyimpanan sementara, delay, dan pengolahan sinyal digital.

 

5. Video Rangkaian [Kembali]




6. Analisa [Kembali]

1. Analisa bagaimana data serial dapat dikirmkan dan di keluarkan

jawab :

Data serial dikirimkan secara bergantian, artinya data masuk satu-satu ketika dipicu clock. Jika data 1010 maka masuk dari 1 lalu 0 lalu 1 lalu 0. Sedangkan serial output maka data keluar satu-satu saat clock dipicu, jika data 1010 maka masuk dan keluar adalah  1000 lalu 0100 lalu 1010 lalu 0101 lalu 0010 lalu 0001 lalu 0000

2. Analisa bagaimana data paralel dapat dikirmkan dan di keluarkan

Jawab

Prarlel dikirimkan secara bersama-sama sekaligus, data masuk secara bersamaan, jadi jika data 1010 akan langsung masuk masuk 1010 saat dipicu clock. Data keluar secara paralel artinya dikeluarkan secara bersama-sama, jika data 1010 dipicu clock maka akan kembali langsung ke 0000

 3. Bandingkan keempat mode (PIPO, SISO, SIPO, PISO) berdasarkan cara input, cara output, kebutuhan clock, serta kegunaan praktisnya

PIPO (Parallel In Parallel Out) menerima dan mengeluarkan data secara serentak sehingga cepat, cocok untuk memindahkan data antar bagian sistem digital. SISO (Serial In Serial Out) menerima dan mengeluarkan data satu per satu per clock, sederhana tapi lambat, biasanya dipakai untuk buffering atau delay. SIPO (Serial In Parallel Out) menerima data secara serial namun mengeluarkannya sekaligus secara paralel, berguna untuk konversi serial ke paralel seperti pada komunikasi data. Sebaliknya, PISO (Parallel In Serial Out) menerima data secara paralel lalu mengeluarkannya secara serial, berguna untuk transmisi data antar perangkat

 

 

5. Link Download [Kembali]

  • Rangkaian Proteus [Download]
  • Video Rangkaian [Download]
 



 



 







di Tidak ada komentar:

Laporan Akhir 2



1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]


  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S 
  4. Jumper 
  5. Laptop dengan software Proteus 8.17 
 

3. Rangkaian Simulasi [Kembali]








4. Prinsip Kerja Rangkaian [Kembali]

Synchronous Binary Counter

synchronous binary counter adalah semua flip-flop di dalam rangkaian menerima pulsa clock yang sama secara serentak (sinkron). Artinya, perubahan logika pada setiap flip-flop terjadi pada saat tepi clock yang sama, sehingga tidak ada keterlambatan berantai seperti pada asynchronous counter. Flip-flop pertama (LSB) akan selalu berubah setiap pulsa clock, sementara flip-flop berikutnya hanya berubah jika kondisi tertentu terpenuhi (misalnya semua bit di bawahnya bernilai logika 1). Dengan mekanisme ini, keluaran counter akan menghitung dalam bentuk biner berurutan (000, 001, 010, 011, dst.) dengan transisi yang lebih cepat, stabil, dan akurat. Karena tidak ada ripple delay, synchronous counter lebih cocok digunakan pada sistem digital berkecepatan tinggi yang membutuhkan sinkronisasi data. 


5. Video Rangkaian [Kembali]









 

6. Analisa [Kembali]

1. Analisa perbedaan hasil jurnal dan percobaan dari dua ic yg digunakan (div 16 dan div 10)

jawab :

  • IC div 16 akan menghiung biner 0-15, pada rangkaian saat clock dipicu pada input up maka perhitungan dimulai dari kecil ke besar secara berurutan (0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15) sementara saat clock dipicu pada input down maka perhitungan akan dimulai dari besar ke kecil secara berurutan (15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0)
  • IC div 10 akan menghiung biner 0-10, pada rangkaian saat clock dipicu pada input up maka perhitungan dimulai dari kecil ke besar secara berurutan (0,1,2,3,4,5,6,7,8,9) sementara saat clock dipicu pada input down maka perhitungan akan dimulai dari besar ke kecil secara berurutan (9,8,7,6,5,4,3,2,1,0)

2. Analisa perbedaan hasil jurnal dari percobaan 2a dan 2b

Jawab

Pada percobaan 1a, terlihat ada kondisi dimana terjadi perhitungan yaitu saat reset tidak aktif, load tidak aktif, dan up atau down dipicu clock

Sementara pada percobaan 2b tidak ada kondisi yang membuat terjadi perhitungan hal ini mungkin dikarenakan eror pada rangkaian proteus

5. Link Download [Kembali]

 



 


 




di Tidak ada komentar:

Laporan Akhir 1



1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]


  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S 
  4. Jumper 
  5. Laptop dengan software Proteus 8.17 
 

3. Rangkaian Simulasi [Kembali]


 




4. Prinsip Kerja Rangkaian [Kembali]

A. Asynchronous Binary Counter 

asynchronous binary counter adalah menghitung pulsa clock secara bertahap dengan cara setiap flip-flop dipicu oleh keluaran flip-flop sebelumnya, bukan langsung oleh clock utama. Pada dasarnya, flip-flop pertama (LSB) menerima input clock eksternal dan akan berubah logika setiap kali datang pulsa. Keluaran dari flip-flop pertama ini kemudian menjadi clock bagi flip-flop kedua, keluaran flip-flop kedua menjadi clock flip-flop ketiga, dan seterusnya. Karena pemicuan tidak serentak, maka terjadi pergeseran waktu (propagation delay) antar flip-flop. Setiap flip-flop membagi frekuensi clock yang masuk menjadi setengahnya, sehingga total keluaran membentuk hitungan biner (000, 001, 010, 011, dst.). Dengan demikian, counter ini bekerja secara sederhana dan hemat rangkaian, tetapi memiliki kelemahan berupa keterlambatan (ripple effect), sehingga kurang cocok dipakai pada sistem yang membutuhkan kecepatan tinggi dan sinkronisasi ketat.

B. Synchronous Binary Counter

synchronous binary counter adalah semua flip-flop di dalam rangkaian menerima pulsa clock yang sama secara serentak (sinkron). Artinya, perubahan logika pada setiap flip-flop terjadi pada saat tepi clock yang sama, sehingga tidak ada keterlambatan berantai seperti pada asynchronous counter. Flip-flop pertama (LSB) akan selalu berubah setiap pulsa clock, sementara flip-flop berikutnya hanya berubah jika kondisi tertentu terpenuhi (misalnya semua bit di bawahnya bernilai logika 1). Dengan mekanisme ini, keluaran counter akan menghitung dalam bentuk biner berurutan (000, 001, 010, 011, dst.) dengan transisi yang lebih cepat, stabil, dan akurat. Karena tidak ada ripple delay, synchronous counter lebih cocok digunakan pada sistem digital berkecepatan tinggi yang membutuhkan sinkronisasi data. 


5. Video Rangkaian [Kembali]









 

6. Analisa [Kembali]

1. Analisa hasil jurnal dan percobaan dari dua IC yang digunakan (div 16 dan div 10)

jawab :

  • IC div 16 adalah IC yang mampu menghitung bilangan dari 0-15 (16 bilangan). Pada percobaan yang telah dilakukan terlihat bahwa div 16 akan memulai perhitungan saat B0 dan B1 berada pada posisi tidak aktif karena B0 dan B4 adalah reset IC ini. Saat menyala IC ini akan menghitung dari 3,4,7,8,11,12,15 karena output H0 akan berhitung 1 dan 0 sementara H1-H3 akan berhitung biner 0-7 namun tetap dibaca 4 bit
  • IC div 10 adalah IC yang mampu menghitung bilangan dari 0-9 (10 bilangan). Pada percobaan yang telah dilakukan terlihat bahwa div 10 akan memulai perhitungan saat B5 dan B4 berada pada posisi tidak aktif karena B5 dan B4 adalah reset IC ini. Saat menyala IC ini akan menghitung dari 3,4,7,8,11,12,15 karena output H0 akan berhitung 1 dan 0 sementara H1-H3 akan berhitung biner 0-5 namun tetap dibaca 4 bit

2. Analisa perbedaan hasil jurnal dari percobaan 1a dan 1 b 

Jawab

Perbedaan hasil percobaan 1a dan 1b adalah urutan saat IC menyala.

Pada percobaan 1a, IC div 16 akan menghitung dengan urutan 3,4,7,8,11,12,15 dan div 10 dari

Sementara pada percobaan 1b kedua IC akan menghitung secara berurutan, div 16 akan mulai dari 0 sampai 15 sementara div 10 akan menghitung dari 0-9 

 

5. Link Download [Kembali]

 



 


 




di Tidak ada komentar:

Tugas Pendahuluan 2



1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 2.b, ubah IC 74193N dengan 74LS 161N dan IC 74192N dengan 74LS160N

2. Gambar Rangkaian Simulasi[Kembali]





 

3. Video Simulasi[Kembali]




4. Prinsip Kerja Rangkaian[Kembali]

Synchronous Binary Counter bekerja dengan prinsip semua flip-flop menerima pulsa clock secara serentak (sinkron), sehingga perubahan hitungan terjadi bersamaan tanpa adanya delay propagasi seperti pada counter asynchronous. Pada IC 74LS160 (synchronous decade counter, modulus-10) dan 74LS161 (synchronous 4-bit binary counter, modulus-16), masukan clock diberikan ke semua flip-flop sekaligus, sedangkan logika tambahan di dalam IC menentukan kapan flip-flop tertentu berubah keadaan sesuai urutan biner. Karena clock sinkron, transisi antar bit terjadi pada saat yang sama, membuat counter lebih cepat, stabil, dan presisi. IC 74LS160 khusus menghitung 0–9 (BCD), sedangkan IC 74LS161 menghitung biner 0–15, dengan fitur tambahan seperti clear, load, dan enable yang memudahkan pengendalian rangkaian counter.

5. Link Download[Kembali]



 






 




di Tidak ada komentar:

COUNTER & SHIFT REGISTER



Modul 3




MODUL 3

COUNTER & SHIFT REGISTER

1. Tujuan [Kembali]

  1.  Merangkai dan menguji operasi logika dari Counter Asyncron dan Counter Syncronous.
  2.  Merangkai dan menguji aplikasi dari sebuah Counter. 
  3.  Merangkai dan menguji aplikasi dari sebuah Shift Register.

2. Alat dan Bahan [Kembali]


  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
  4. Jumper

3. Dasar Teori[Kembali]

Counter 
Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan state-state tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip- flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous. 

 A. Counter Asyncronous 

Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.


Gambar 3.3 Rangkaian Counter Asyncronous

B. Counter Syncronous 

 Counter syncronous disebut sebagai Counter parallel, output flip-flop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing- masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.


Gambar 3.4 Rangkaian Counter Syncronous

Shift Register

 Register geser (Shift Register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel : 

A. Serial in serial out (SISO) 

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip-flop kedua menerima masukan dari flip-flop pertama dan seterusnya.

Gambar 3.5 Serial In Serial Out


B. Serial in paralel out (SIPO)

 Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip-flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.


Gambar 3.6 Serial In Paralel Out
 
C. Paralel In Serial Out (PISO)

 Register PISO, mempunyai jalur masukan sejumlah flip-flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).


Gambar 3.7 Paralel In Serial OutParalel In Paralel Out (PIPO)

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.
 
Gambar 3.8 Paralel In Paralel Out

4. Percobaan [Kembali]

1. Percobaan 1 Asynchronous Binary Counter

1. Rangkai rangkaian seperti gambar dibawah ini.

 


Gambar 3.9 Rangkaian Asynchronous Binary Counter

 


Gambar 3.10 Rangkaian Asynchronous Binary Counter Percobaan 1a

 

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal.

 3. Periksa dan catat output yang terjadi melalui LED ke jurnal

 4. Matikan power supply, lepaskan jumper CLK2 yang terhubung ke sumber clock, kemudian hubungkan QA dengan CLK2 pada masing masing counter dan ulangi langkah 2 dan 3


 Gambar 3.11 Rangkaian Asynchronous Binary Counter Percobaan 1b

2. Percobaan 2 Synchronous Binary Counter

1. Buatlah rangkaian seperti pada gambar 7. Hubungkan Output Q dan Q dengan LED H7 & H6.  


Gambar 3.12 Rangkaian percobaan Synchronous Binary Counter


Gambar 3.13 Rangkaian percobaan Synchronous Binary Counter percobaan 2a

 1. Rangkaian Synchronous binary counter 

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal. 

3. Periksa dan catat output yang terjadi melalui LED ke jurnal. 

4. Matikan power supply dan rangkai rangkaian seperti gambar berikut dan ulangi perintah 2 dan 3.

Rangkai rangkaian seperti gambar berikut.

 


Gambar 3.14 Rangkaian percobaan Synchronous binary counter 


 Gambar 3.15 Rangkaian Synchronous binary counter percobaan

3. Percobaan 3 Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit. 

1. Matikan power supply modul. 

2. Buatlah rangkaian seperti pada rangkaian percobaan dibawah ini.

Gambar 3.16 Rangkaian Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit. 

3. Variasikan input switch sesuai dengan jurnal 

4. Berikan keterangan pada jurnal sesuai output yang didapat

 

di Tidak ada komentar:

Tugas Pendahuluan 1



1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 1, ganti probe dengan led biasa dan ubah besar sumber tegangan menjadi 12 volt

2. Gambar Rangkaian Simulasi[Kembali]







 

3. Video Simulasi[Kembali]





4. Prinsip Kerja Rangkaian[Kembali]

Asynchronous Binary Counter atau ripple counter bekerja dengan prinsip flip-flop yang terhubung secara berantai, di mana keluaran (Q) dari satu flip-flop digunakan sebagai clock input untuk flip-flop berikutnya. Pada IC 74LS90 (decade counter, modulus-10) dan 7493 (4-bit binary counter, modulus-16), masing-masing flip-flop di dalam IC tersebut akan membagi frekuensi input clock menjadi setengah, sehingga terbentuk urutan biner yang naik seiring pulsa clock masuk. Karena sifatnya asynchronous, sinyal clock tidak diberikan serentak ke semua flip-flop, melainkan secara bertahap dari output flip-flop sebelumnya. Hal ini menyebabkan adanya delay propagasi (ripple effect) antar flip-flop, sehingga transisi hitungan tidak benar-benar bersamaan. IC 74LS90 biasanya digunakan untuk menghitung 0–9 (BCD) dengan konfigurasi tertentu, sedangkan IC 7493 langsung menghitung biner 0–15.

5. Link Download[Kembali]



 






 




di Tidak ada komentar:

Laporan Akhir 2



1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]


  1. Panel DL 2203C 
  2. Panel DL 2203D 
  3. Panel DL 2203S 
  4. Jumper 
  5. Laptop dengan software Proteus 8.17 
 

3. Rangkaian Simulasi [Kembali]

      



4. Prinsip Kerja Rangkaian [Kembali]

T flip-flop adalah rangkaian logika sekuensial yang memiliki satu input T (toggle) dan dikendalikan oleh sinyal clock. Prinsip kerjanya adalah ketika T=0, output Q tetap mempertahankan keadaan sebelumnya (hold), sedangkan ketika T=1, setiap pulsa clock akan membalikkan (toggle) output Q menjadi kebalikan dari keadaan sebelumnya—jika Q=0 maka berubah menjadi 1, dan jika Q=1 maka berubah menjadi 0. Dengan cara kerja ini, T flip-flop sering digunakan sebagai pencacah biner (binary counter) karena setiap clock pulse menyebabkan output berubah secara bergantian antara logika 0 dan 1.

 

5. Video Rangkaian [Kembali]



6. Analisa [Kembali]

1. Analisa Input dan output masing masing kondisi sesuai jurnal

Jawab:

  • T=don't care, B1=1, dan B0=0, jalur B0 membuat jalur reset aktif, hal inimembuat output Q=0 dan Q̅=1 
  • T=don't care, B1=0, dan B0=1, jalur B1 membuat jalur set aktif, hal ini membuat output Q=1 dan Q̅=0 

  • T=don't care, B1=0, dan B0=0, jalur B0 dan B1 membuat jalur reset dan set aktif, hal inimembuat output Q=1 dan Q̅=1 
  • T= cLOCK, B1=1, dan B0=1, kedua jalur tidak aktif yang membuat output berubah-ubah sesuai clock (toggle) 

2. Analisa Kedudukan Pin R dan S terhadap kinerja flip flop

  • Saat pin S aktif, kondisi set menjadi aktif yang membuat output Q = 1 dan Q̅ = 0 tanpa menunggu clock
  • Saat pin R aktif, kondisi reset menjadi aktif yang membuat output Q = 0 dan Q̅ = 1 tanpa menunggu clock
  • Saat kedua pin aktif, kondisi set dan reset menjadi aktif yang membuat output Q = 1 dan Q̅ = 1 tanpa menunggu clock

 

 

5. Link Download [Kembali]

 



 


 




di Tidak ada komentar:
Langganan: Komentar (Atom)

Rangkaian Simulasi & Prinsip Kerja

  Rangkaian Simulasi & Prinsip Kerja 1. Sensor Suhu (LM35) LM35 menghasilkan tegangan keluaran sebanding dengan suhu (10 mV per °C)....

  • Parkir Otomatis
    [menuju akhir] [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Per...
  • Gerbang Logika
    Modul 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... ...